#### RAPPORT DE RECHERCHE INTERNATIONALE

(article 18 et règles 43 et 44 du PCT)

Référence du dossier du déposant ou du mandataire	(formulaire PCT/ISA/220)	smission du rapport de recherche internationale et, le cas échéant, le point 5 ci-après
PCT 3830/BC	A DONNER	I (Data da sásitif (la al a sasissas)
Demande internationale n°	Date du dépôt international (jour/mois/année)	(Date de priorité (la plus ancienne) (jour/mois/année)
PCT/FR 00/01814	29/06/2000	30/06/1999
Déposant		
BULL CP8		
	onale, établi par l'administration chargée de la r e copie en est transmise au Bureau internation	
Ce rapport de recherche internationale co	omprend feuilles.	
II est aussi accompagné	d'une copie de chaque document relatif à l'état	de la technique qui y est cité.
Base du rapport		
	recherche internationale a été effectuée sur la l éposée, sauf indication contraire donnée sous le	
la recherche internationa	e a été effectuée sur la base d'une traduction d	de la demande internationale remise à l'administration.
la recherche internationale a été	effectuée sur la base du listage des séquences	uées dans la demande internationale (le cas échéant), ::
	e internationale, sous forme écrite.	Waste
	le internationale, sous forme déchiffrable par or	dinateur.
	idministration, sous forme écrite.	antour
	idministration, sous forme déchiffrable par ordin Jelle le listage des séquences présenté par écri	it et fourni ultérieurement ne vas pas au-delà de la
divulgation faite dans la d	demande telle que déposée, a été fournie.	·
	uelle les informations enregistrées sous forme d s présenté par écrit, a été fournie.	déchiffrable par ordinateur sont identiques à celles
2. Il a été estimé que certa	nines revendications ne pouvaient pas faire l	l'objet d'une recherche (voir le cadre I).
3. Il y a absence d'unité d	e l'invention (voir le cadre II).	
4. En ce qui concerne le titre,		
	qu'il a été remis par le déposant.	
l =	administration et a la teneur suivante:	
5. En ce qui concerne l'abrégé,		
le texte est approuvé tel	qu'il a été remis par le déposant	
		ormément à la règle 38.2b). Le déposant peut compter de la date d'expédition du présent rapport
6. La figure des dessins à publier avec		4
X suggérée par le déposan	t.	Aucune des figures
parce que le déposant n'	a pas suggéré de figure.	n'est à publier.
parce que cette figure ca	ractérise mieux l'invention.	

## RAPPORT DE RECHERCHE INTERNATIONALE



Pemande Internationale No /FR 00/01814

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 G07F7/10 G06F11/00

Selon la classification internationale des brevets (CIB) ou à la fois selon la classification nationale et la CIB

#### B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE

Documentation minimale consultée (système de classification suivi des symboles de classement)

CIB 7 GO7F GO6F GO6K

Documentation consultée autre que la documentation minimale dans la mesure où ces documents relèvent des domaines sur lesquels a porté la recherche

Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisés)

EPO-Internal, WPI Data, PAJ

Catégorie °	Identification des documents cités, avec, le cas échéant, l'indication des passages pertinents	no. des revendications visées
Х	FR 2 612 316 A (MITSUBISHI DENKI) 16 septembre 1988 (1988-09-16)	1,10,19
Α	abrégé; revendications; figures	4,7
A	FR 2 720 173 A (SGS-THOMSON MICROELECTRONICS) 24 novembre 1995 (1995-11-24) abrégé; revendications; figures 1,2	1-3, 10-13
A	FR 2 594 573 A (TOSHIBA) 21 août 1987 (1987-08-21)	
A	EP 0 526 055 A (RESEARCH MACHINES) 3 février 1993 (1993-02-03)	
A	EP 0 483 978 A (MITSUBISHI DENKI) 6 mai 1992 (1992-05-06)	

Voir la suite du cadre C pour la fin de la liste des documents	Les documents de familles de brevets sont indiqués en annexe
° Catégories spéciales de documents cités:	T* document ultérieur publié après la date de dépôt international ou la
"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent	date de priorité et n'apparienenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention
"E" document antérieur, mais publié à la date de dépôt international ou après cette date	X* document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité
*L* document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée)	inventive par rapport au document considéré isolément  Y* document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme impliquant une activité inventive
O document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens	lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente
"P" document publié avant la date de dépôt international, mais postérieurement à la date de priorité revendiquée	pour une personne du métier &' document qui fait partie de la même famille de brevets
Date à laquelle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport de recherche internationale
24 novembre 2000	06/12/2000
Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2	Fonctionnaire autorisé
NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	David, J

# INTERNATIONAL SEARCH REPORT

on on patent family members

International	Application No	
/FR	00/01814	

Patent document cited in search report			Publication date		Patent family member(s)	Publication date		
FR	2612316	A	16-09-1988	JP JP DE US	2514954 B 63225886 A 3807997 A 4930129 A	10-07-1996 20-09-1988 22-09-1988 29-05-1990		
FR	2720173	Α	24-11-1995	DE DE EP JP US	69500544 D 69500544 T 0683455 A 8314757 A 5819023 A	18-09-1997 11-12-1997 22-11-1995 29-11-1996 06-10-1998		
FR	2594573	Α	21-08-1987	JP JP DE KR US	2557838 B 62190584 A 3700504 A 9006941 B 4841131 A	27-11-1996 20-08-1987 27-08-1987 25-09-1990 20-06-1989		
EP	0526055	Α	03-02-1993	GB DE	2258063 A 69220424 D	27-01-1993 24-07-1997		
EP	0483978	Α	06-05-1992	JP DE DE US	4141794 A 69118810 D 69118810 T 5383161 A	15-05-1992 23-05-1996 05-12-1996 17-01-1995		

Directi n de la Propriété Intellectuelle

15 SEP. 2000/e

PCT

**BULL SNO**TIFICATION DE LA RECEPTION DE L'EXEMPLAIRE ORIGINAL

(règle 24.2.a) du PCT)

Expéditeur: le BUREAU INTERNATIONAL

Destinataire:

CORLU, Bernard Bull S.A. PC58D20 68, route de Versailles F-78434 Louveciennes Cedex **FRANCE** 

Date d'expédition (jour/mois/année) 08 septembre 2000 (08.09.00)	NOTIFICATION IMPORTANTE
Référence du dossier du déposant ou du mandataire PCT 3830/BC	Demande internationale no PCT/FR00/01814

Il est notifié au déposant que le Bureau international a reçu l'exemplaire original de la demande internationale précisée

Nom(s) du ou des déposants et de l'Etat ou des Etats pour lesquels ils sont déposants:

BULL CP8 (pour tous les Etats désignés sauf US) HAZARD, Michel (pour US seulement)

Date du dépôt international

29 juin 2000 (29.06.00)

Date(s) de priorité revendiquée(s)

30 juin 1999 (30.06.99)

Date de réception de l'exemplaire original par le Bureau international

02 août 2000 (02.08.00)

Liste des offices désignés

EP:AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE

National :JP,KR,US

#### **ATTENTION**

Le déposant doit soigneusement vérifier les indications figurant dans la présente notification. En cas de divergence entre ces indications et celles que contient la demande internationale, il doit aviser immédiatement le Bureau international.

En outre, l'attention du déposant est appelée sur les renséignements donnés dans l'annexe en ce qui concerne

les délais dans lesquels doit être abordée la phase nationale

la confirmation des désignations faites par mesure de précaution

les exigences relatives aux documents de priorité.

Une copie de la présente notification est envoyée à l'office récepteur et à l'administration chargée de la recherche internationale.

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse

Fonctionnaire autorisé

Margret Fourne-Godbersen

n°de télécopeur (41-22) 740.14.35

n°de téléphone (41-22) 338.83.38

# REQUÊTE

Le soussigné requiert que la présente demande

Réserve effice récepteur
Demande internationale nº
Date du dépôt international
Nom de l'office récepteur et "Demande internationale PCT"

coopération en matière de brevets.	Nom de l'office récepteur et "Demande internationale PCT"						
	Référence du dossier du (12 caractères au maximum)	déposant ou du mandataire (facultatif) PCT 3830/BC					
Cadre n° 1 TITRE DE L'INVENTION Procédé de sécurisation du traitement d'u	ne information sen	sible dans un module de sécurité					
monolithique, et module de sécurité associ		· · · · · · · · · · · · · · · · · · ·					
Cadre nº II DÉPOSANT	•						
Nom et adresse: (Nom de famille suivi du prénom; pour une pers officielle complète. L'adresse doit comprendre le code postal et le l'adresse indiquée dans ce cadre est l'Etat où le déposant a son d n'est indiqué ci-dessous.)	onne morale, désignation e nom du pays. Le pays de omicile si aucun domicile	Cette personne est aussi inventeur.					
DUIL 000		n° de téléphone					
BULL CP8		(33) 1 39.66.61.76					
68, route de Versailles BP 45		n° de télécopieur					
78430 LOUVECIENNES		(33) 1 39.66.61.73					
FRANCE		n° de téléimprimeur					
	1 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1					
Nationalité (nom de l'État) : FRANCE	Domicile (nom de l'Éta	r): FRANCE					
Cette personne est déposant pour : tous les États désignés tous les États désignés tous les États désignés		Inis d'Amérique les États indiqués dans le cadre supplémentaire					
Cadre nº III AUTRE(S) DÉPOSANT(S) OU (AUTRE(S))	INVENTEUR(S)						
Nom et adresse: (Nom de famille suivi du prénom; pour une per officielle complète. L'adresse doit comprendre le code postal et l'I adresse indiquée dans ce cadre est l'Etat où le déposant a son de n'est indiqué ci-dessous.)  HAZARD Michel  27 rue des Harias  78124 MAREIL SUR MAULDRE FRANCE	sonne morale, désignation le nom du pays. Le pays de domicile si aucun domicile	Cette personne est :  déposant seulement  déposant et inventeur  inventeur seulement (Si cette case est cochée, ne pas remplir la suite.)					
Nationalité (nom de l'État) : FRANCE	Domicile (nom de l'Éta	I FRANCE					
Cette personne est désignés tous les États dés les États-Unis d'a	ignés sauf Amérique X seulement	Unis d'Amérique les États indiqués dans le cadre supplémentaire					
D'autres déposants ou inventeurs sont indiqués sur une fe	uille annexe.						
Cadre n° IV MANDATAIRE OU REPRÉSENTANT COM		OUR LA CORRESPONDANCE					
La personne dont l'identité est donnée ci-dessous est/a été désignée po des déposants auprès des autorités internationales compétentes, comme	ur agir au nom du ou	mandataire représentant commun					
Nom et adresse: (Nom de famille suivi du prénom; pour une personne complète. L'adresse doit comprendre le code postal et le		n° de téléphone					
	•	(33) 1 39.66.61.76					
BULL S.A		n° de télécopieur					
CORLU Bernard	•	(33) 1 39.66.61.73					
PC58D20 / 68, route de Versailles		n° de tèléimprimeur					
F- 78434 LOUVECIENNES Cedex (FRAM	VCE)						
Adresse pour la correspondance : cocher cette case lorse et que l'espace ci-dessus est utilisé pour indiquer une adre	que aucun mandataire ni rep esse spéciale à laquelle la co	résentant commun n'est/n'a été désigné orrespondance doit être envoyee.					

Cadre				
	signations suivantes sont faites comormément à la règle	4.9.a)	(coc	her les cases appropriées; une au moins doit l'être):
	régional			•
│ □ AP	Brevet ARIPO: GH Ghana, GM Gambie, KE E SZ Swaziland, TZ République-Unie de Tanzanie, UG ( Protocole de Harare et du PCT	Keny: Ouga	a, LS nda, 2	S Lesotho, MW Malawi, SD Soudan, SL Sierra Leone, ZW Zimbabwe et tout autre État qui est un État contractant du
□ EA		lélan	ıs K(	G Kirghizistan, KZ Kazakhstan, MD République de Moldova,
]	RU Fédération de Russie, TJ Tadjikistan, TM Turkmé	nista	n et to	out autre État qui est un État contractant de la Convention sur
W	le brevet eurasien et du PCT	~		
X EP	Brevet européen : Al Autriche, BE Belgique, (	CH	et Li	Suisse et Liechtenstein, CY Chypre, DE Allemagne, GB Royaume-Uni, GR Grece, IE Irlande, IT Italie,
Ę Į	LU Luxembourg, MC Monaco, NL Pays-Bas, PT Po	ortuga	al, SI	E Suède et tout autre État qui est un État contractant de la
	Convention sur le brevet européen et du PCT	CE I	D á	bliana ambabiliatia CC Co
U UA	CM Cameroun, GA Gabon, GN Guinée, GW Gu TD Tchad, TG Togo et tout autre État qui est un Éta	inée- I mei	Bissa nbre	blique centrafricaine, CG Congo, CI Côte d'Ivoire, u, ML Mali, MR Mauritanie, NE Niger, SN Sénégal, de l'OAPI et un État contractant du PCT (si une autre forme
	de protection ou de traitement est souhaitée, le préciser sur la lig	ne poi	ntillée	)
Brevet	national (si une autre forme de protection ou de traitement est	souhe	ritée, l	e préciser sur la ligne pointillée) :
│ □ AE	Émirats arabes unis		-	Liberia
AL	Albanie		] LS	Lesotho
$\square$ AM	1 Arménie			Lituanie
AT	Autriche		] LU	Luxembourg
1 —	Australie	₽	LV	Lettonie
	Azerbaïdjan	Ē	-	Maroc
	Bosnie-Herzégovine	F		Prépublique de Moldova
I	D. B. J.	Ē	Mo	G Madagascar
	Barbade Bulgarie			
BC	Bulgarie	L.	INIF	Ex-République yougoslave de Macédoine
	Brésil	_	1	• • • • • • • • • • • • • • • • • • • •
i	Bélarus	F		Mongolie
	Canada	느		V Malawi
, —	et LI Suisse et Liechtenstein			Mexique
	Chine			Norvège
•	Costa Rica			Nouvelle-Zélande
│ 🗆 CU	Cuba		PL	Pologne
☐ CZ	République tchèque		PT	Portugal
☐ DE	Allemagne		RO	Roumanie
	Danemark		RU	Fédération de Russie
□ рм	I Dominique		SD	Soudan
□ EE	Estonie ,		SE	Suède
☐ ES	Espagne		SG	Singapour
□ FI	Finlande		SI	Slovénie
□GB	Royaume-Uni		SK	Slovaquie
	Grenade	$\bar{\Box}$	SL	Sierra Leone
	Géorgie		TJ	Tadjikistan
	Ghana	一一	TM	
I	Gambie	ᆸ	TR	Turquie
	Croatie	Ħ	TT	Trinité-et-Tobago
1 ==		吊	TZ	République-Unie de Tanzanie
но	Hongrie	岩	UA	
	Indonésie	끔		Ukraine
	Israël	Ţ	UG	Ouganda
או 🗀	Inde	Ø	US	États-Unis d'Amérique
☐ IS	Islande			
⊠ JP	Japon			Ouzbékistan
□ KE	Kenya		VN	Viet Nam
□ кс	Kirghizistan		YU	Yougoslavie
□КР	République populaire démocratique de Corée .			Afrique du Sud
				Zimbabwe
X KR	République de Corée	<u> </u>		i
·1	Kazakhstan	au	PCT	servées pour la désignation d'États qui sont devenus parties après la publication de la présente feuille :
_	Sainte-Lucie	_		
_		닏		•••••
	Sri Lanka			
à la règle supplém faites so	e 4.9.b) toutes les désignations qui seraient autorisées en voientaire comme étant exclue de la portée de cette déclara us réserve de confirmation et que toute désignation qui n'	ertu d ition. est p	lu PC' Le d as cor	tions faites ci-dessus, le déposant fait aussi conformément T, à l'exception de toute désignation indiquée dans le cadre léposant déclare que ces désignations additionnelles sont firmée avant l'expiration d'un délai de 15 mois à compter
doit par	venir à l'office récepteur dans le délai de 15 mois.)	oaiit	u. 6A	piration de ce délai. (La confirmation (y compris les taxes)

Cadre nº VI REVENDIO	CATION	IORITÉ			diquées dan	ndications de priorité sont les le cadre supplémentaire.				
Date de dépôt	Numéro			rsque l	a demande antérieure es	lemande antérieure est une :				
de la demande antérieure (jour/mois/année)	de la demande a	intérieure	demande nation pays	ale:	demande régionale :* office régional	demande internationale : office récepteur				
(1) 30 juin 1999 (30.06.1999)	99 084	109	FRANCE	FRANCE						
(2)										
	ı									
(3)	· · · · · · · · · · · · · · · · · · ·					·				
			us Duragu interna	tionalı	ne conje certifiée confo	rme de la ou des demandes				
antérieures (seulement si	la demande antéi	rieure a e office réc	ete aeposee aupres ue enteur) indiquées ci-d	lessus a	u(x) point(s): 1					
Si la demande antérieure est une de Paris pour la protection de la pi	: demande ARIPO, ropriété industrielle	il est oblig pour lequ	zatoire d'indiquer dans l el cette demande antérier	e cadre ure a été	supplémentaire au moins u déposée (règle 4.10.b)ii)).	in pays partie a la Convention Voir le cadre supplémentaire.				
Cadre n° VII ADMINISTRATION CHARGÉE DE LA RECHERCHE INTERNATIONALE										
Choix de l'administration ch internationale (ISA) (si pl chargées de la recherche interna pour procéder à la recherche	usieurs administr ntionale sont compe internationale, inc	ations C tentes c diquer	otto recherche (si w	ne reche	ésultats d'une recherch erche antérieure a été ej tionale ou demandée à cet Numéro	e antérieure; mention de ffectuée par l'administration te dernière):  Pays (ou office régional)				
l'administration choisie; le code utilisé):	à deux lettres pe	ut être	30.06.99		99 08409 FA 577676	FR				
ISA/	I MOUE	DE DÉD	- AT		17(377070					
	AU; LANGUE	DE DEP	UI	-anrès	sont joints à la présente	e demande internationale :				
La présente demande internati le nombre de feuilles suivant	:		feuille de calcul des ta							
requête	: 03		pouvoir distinct signé							
description (sauf partie réserve					uméro de référence, le c	as échéant :				
au listage des séquences)	: 04		- ·							
revendications	. 01	_		ument(s) de priorité indiqué(s) dans le cadre n° VI au(x) point(s) :						
abrégé dessins	. 07				ernationale en (langue)					
partie de la description réserve	ée .		biologique déposés		ant des micro-organism					
au listage des séquences	·	8. 🔲	listage des séquences déchiffrable par ordin	de nuc ateur	léotides ou d'acides ami	inės sous forme				
Nombre total de feuilles	: 33		autres éléments (préciser): Rapport de Recherche FA 577676							
Figure des dessins qui doit accompagner l'abrégé :	4		Langue de dépôt de demande internationa	ile :	FRANCAIS					
Cadre nº IX SIGNATU	RE DU DÉPOSA	ANT OU	DU MANDATAIRI	E .	<del></del>					
À côté de chaque signature, indiq	uer le nom du signe	ataire et, s	si cela n'apparaît pas cl	lairemer	nt à la lecture de la requête	e, à quel litre l'interesse signe.				
1 6										
COR	LUBernard	(mano	lataire)							
		Re	éservé à l'office récep	teur						
Date effective de réception constituer la demande inter	nationale :					2. Dessins :				
3. Date effective de réceptior rieure, mais dans les délais, qui est supposé constituer	de documents ou la demande interr	ationale	S completant ce			non reçus :				
4. Date de réception, dans les demandées selon l'article l	11.2) du PC1 :				· · · · · · · · · · · · · · · · · · ·					
5. Administration chargéd internationale (si plusieurs	de la rechere sont compétente	s): 101	A /	6.	Transmission de la jusqu'au paiement d	copie de recherche différée le la taxe de recherche.				
		– Rése	ervé au Bureau interna	ational	<del></del>					
Date de réception de l'exe original par le Bureau interna	mplaire ational :									

# **PCT**

## AVIS INFORMANT LE DEPOSANT DE LA COMMUNICATION DE LA DEMANDE **INTERNATIONALE AUX OFFICES DESIGNES**

(règle 47.1.c), première phrase, du PCT)

Expéditeur: le BUREAU INTERNATIONAL

Destinataire:

CORLU, Bernard

Bull S.A.

PC58D20

68, route de Versailles

Direction de la

F-78434 Louveciennes Cedexpriété Intellectuelle

**FRANCE** 

19 JAN. 2001/ew

BULL S.A.

Date d'expédition (jour/mois/année)

11 janvier 2001 (11.01.01)

Référence du dossier du déposant ou du mandataire

PCT 3830/BC

**AVIS IMPORTANT** 

Demande internationale no PCT/FR00/01814

Date du dépôt international (jour/mois/année)

Date de priorité (jour/mois/année)

29 juin 2000 (29.06.00)

30 juin 1999 (30.06.99)

Déposant

**BULL CP8 etc** 

1. Il est notifié par la présente qu'à la date indiquée ci-dessus comme date d'expédition de cet avis, le Bureau international a communiqué, comme le prévoit l'article 20, la demande internationale aux offices désignés suivants: KR,US

Conformément à la règle 47.1.c), troisième phrase, ces offices acceptent le présent avis comme preuve déterminante du fait que la communication de la demande internationale a bien eu lieu à la date d'expédition indiquée plus haut, et le déposant n'est pas tenu de remettre de copie de la demande internationale à l'office ou aux offices désignés.

2. Les offices désignés suivants ont renoncé à l'exigence selon laquelle cette communication doit être effectuée à cette date: EP,JP

La communication sera effectuée seulement sur demande de ces offices. De plus, le déposant n'est pas tenu de remettre de copie de la demande internationale aux offices en question (règle 49.1)a-bis)).

3. Le présent avis est accompagné d'une copie de la demande internationale publiée par le Bureau international le 11 janvier 2001 (11.01.01) sous le numéro WO 01/03084

# RAPPEL CONCERNANT LE CHAPITRE II (article 31.2)a) et règle 54.2)

Si le déposant souhaite reporter l'ouverture de la phase nationale jusqu'à 30 mois (ou plus pour ce qui concerne certains offices) à compter de la date de priorité, la demande d'examen préliminaire international doit être présentée à l'administration compétente chargée de l'examen préliminaire international avant l'expiration d'un délai de 19 mois à compter de la date de priorité.

Il appartient exclusivement au déposant de veiller au respect du délai de 19 mois.

Il est à noter que seul un déposant qui est ressortissant d'un Etat contractant du PCT lié par le chapitre Il ou qui y a son domicile peut présenter une demande d'examen préliminaire international.

# RAPPEL CONCERNANT L'OUVERTURE DE LA PHASE NATIONALE (article 22 ou 39.1))

Si le déposant souhaite que la demande internationale procède en phase nationale, il doit, dans le délai de 20 mois ou de 30 mois, ou plus pour ce qui concerne certains offices, accomplir les actes mentionnés dans ces dispositions auprès de chaque office désigné ou élu.

Pour d'autres informations importantes concernant les délais et les actes à accomplir pour l'ouverture de la phase nationale, voir l'annexe du formulaire PCT/IB/301 (Notification de la réception de l'exemplaire original) et le volume II du Guide du déposant du PCT.


> Bureau internati nal de l'OMPI 34, chemin d s Colombettes 1211 Genève 20, Suisse

Fonctionnaire autorisé

J. Zahra

no de téléphone (41-22) 338,83,38

no de télécopieur (41-22) 740.14.35 Formulaire PCT/IB/308 (juillet 1996)





# Suit du formulaire PCT/IB/30

# AVIS INFORMANT LE DEPOSANT DE LA COMMUNICATION DE LA DEMANDE INTERNATIONALE AUX OFFICES DESIGNES

Dat d'xp´dition (jour/mois/année) 11 janvier 2001 (11.01.01)	AVIS IMPORTANT
Référence du dossier du déposant ou du mandataire PCT 3830/BC	Demande internationale no PCT/FR00/01814

Il est notifié au déposant que, au moment de l'établissement du présent avis, le délai fixé à la règle 46.1 pour le dépôt de modifications selon l'article 19 n'était pas encore expiré et que le Bureau international n'avait pas reçu de modications ni de déclaration l'informant que le déposant ne souhaitait pas présenter de modifications.

09/763868 S JC02 Rec'd PCT/PTO 2 8 FEB 2001

# Verification of Translation

I, Robin Holding, having an office at 948 15th Street, #4, Santa Monica, CA 90403-3134, hereby state that I am well acquainted with both the English and French languages and that to the best of my knowledge and ability, the appended document is a true and faithful translation of

International Patent Application No. PCT/FR00/01814, filed on June 29, 2000 in the name of BULL CP8, invented by Michel HAZARD.

I further declare that the above statement is true; and further, that this statement is made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent resulting therefrom.

February 16 2001

Date

Robin Holding

1

¥ζ5

5

10

15

20

25

30

Procédé de sécurisation du traitement d'une information sensible dans un module de sécurité monolithique, et module de sécurité associé

La présente invention concerne un procédé et un dispositif pour accroître la sécurité d'un module de sécurité monolithique comprenant un microprocesseur et agencé pour exécuter un programme à sécuriser. Un programme à sécuriser est un ensemble d'instructions dont l'exécution doit répondre à des critères tels que : authentification de l'utilisateur, confidentialité des données échangées, authenticité d'une transaction et sa validité, de façon générale, le traitement de données d'applications dans lesquelles des droits et obligations d'un usager sont contrôlés. La présente invention vise à doter le module de sécurité de moyens de détection et de parade contre des interventions extérieures frauduleuses pour accéder à des données sensibles, par contournement de contrôles préalables connus en eux-mêmes.

Le terme « module de sécurité » monolithique recouvre tout circuit électronique constitué d'une seule puce électronique et enrobé dans une enceinte, le circuit comprenant une unité de traitement, au moins une mémoire et des périphériques tels que des circuits d'entrée/sortie, contrôleur d'interruptions, etc.... Le module de sécurité peut prendre l'aspect d'un circuit intégré ou d'un objet portatif du type carte à puce utilisée par exemple, dans le domaine bancaire, dans les radiotéléphones mobiles, les décodeurs de télévision à péage, la santé, les transports.

Les modules de sécurité selon l'invention comportent au moins un microprocesseur, une mémoire contenant un programme et des moyens d'entrée/sortie pour communiquer avec l'extérieur. La mémoire contient au moins un programme d'application qui peut être inscrit dans une mémoire de type ROM lors de la fabrication du circuit, ou écrit par la suite dans une mémoire programmable. De façon générale, le programme contient les instructions exécutées par le microprocesseur, le transfert des instructions de la mémoire morte ou non volatile au microprocesseur s'effectuant par un bus

de données couplé à un bus d'adresses. Si les chemins de bus sont trop longs, le constructeur du circuit dispose des circuits amplificateurs aux extrémités des bus afin que le signal binaire puisse se propager correctement sur toute sa longueur.

5

10

15

20

25

30

àç.

Les circuits amplificateurs exigent une forte impédance d'entrée ce qui les rend sensibles aux perturbations extérieures. Soumis à un rayonnement de particules élémentaires, ils peuvent se saturer pendant un certain temps et, quelle que soit la donnée en entrée, n'émettre sur le bus que 0 volt ou +Vcc, c'est-à-dire un "0" ou un "1" binaire. Un tel rayonnement peut être constitué de rayons alpha, X, d'ions chargés positivement ou négativement selon que l'on veut une sortie de l'amplificateur à "0" ou "1".

Un fraudeur en possession d'une carte authentique peut essayer de déjouer les dispositifs de sécurité afin de profiter de services de façon abusive : il va donc soumettre le module de sécurité à de tels rayonnements en espérant perturber son fonctionnement à son avantage. La source d'émission peut être suffisamment courte pour ne perturber l'exécution que d'une ou plusieurs instructions. Cette perturbation peut substituer à la valeur lue dans la mémoire du programme, une autre valeur imposée par l'émission du rayonnement. Ainsi, le déroulement du programme est différent et le fraudeur peut en tirer avantage.

Une première parade à ce type d'attaque est d'installer des capteurs de rayonnement, dès que ceux-ci détectent un rayonnement anormal, ils positionnent un drapeau qui peut être lu par le programme. Une telle solution est décrite dans le brevet US 5.465.349, équivalent américain du brevet FR 2 668 274. Mais les fraudeurs ont amélioré les moyens d'investigation et utilisent des émetteurs de rayonnement extrêmement fins. En pointant le rayonnement uniquement sur les amplificateurs ou un groupe d'amplificateurs, les capteurs ne détectent plus la fraude. En tout état de cause, cette parade est incapable

de détecter une intervention à l'aide de micro-pointes et, de toute façon, on peut perturber la séquence de lecture des capteurs pour que le programme s'exécute comme si rien d'anormal n'était détecté.

L'invention vise à détecter des altérations dans la transmission des instructions et des données entre une mémoire et un microprocesseur. Le problème que vise à résoudre l'invention est la détection d'une intervention extérieure visant à perturber le déroulement d'un programme en modifiant la valeur des signaux échangés sur les bus d'un micro-contrôleur.

10

15

20

25

5

 $\lambda_{i,i}^{\infty}$ 

Le problème est résolu selon l'invention en prévoyant des mesures permettant aux modules de sécurité de vérifier si les informations transitent correctement au sein du module et si les programmes ont été exécutés intégralement. Dans la négative, l'exécution normale du programme est interrompue. De façon optionnelle, toute utilisation ultérieure du module est interdite car le module s'est rendu compte qu'il est utilisé de façon illicite.

Plus précisément, l'invention revendique un procédé de sécurisation du traitement d'une information sensible dans un module de sécurité de structure monolithique, le module comportant des moyens de traitement de l'information et des moyens de mémorisation d'informations susceptibles d'être traitées par lesdits moyens de traitement, caractérisé en ce qu'il comprend les étapes suivantes :

- sélectionner une information sensible dans les moyens de mémorisation ;
  - déterminer une condition particulière d'intégrité de la dite information ;
  - lire l'information et la transmettre aux moyens de traitement ;
- contrôler lors du traitement de l'information que la condition particulière est satisfaite ;

r,

5

15

20

25

30

- bloquer le traitement de l'information au cas où la condition particulière n'est pas satisfaite.

D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante de quelques modes de réalisation préférés mais non limitatifs, en regard des dessins annexés, sur lesquels :

La figure 1 représente le schéma d'un système classique à microprocesseur.

La figure 2 montre le jeu d'instructions du microprocesseur MOTOROLA 6805.

La figure 3 montre le jeu modifié d'instructions du microprocesseur selon l'invention.

La figure 4 montre le schéma synoptique du circuit modifié selon l'invention.

La figure 5 montre une partie du schéma synoptique du circuit modifié selon une amélioration de l'invention.

La figure 6 montre une partie de la mémoire de programme dotée d'étapes de mise à jour et de modification d'un indicateur permettant de détecter des perturbations extérieures.

La figure 7 montre une partie de la mémoire de programme selon une variante de l'invention.

Le schéma électronique d'un système à microprocesseur est représenté à la figure 1. Ce schéma est extrait du livre « Architecture de l'Ordinateur » de Andrew TANENBAUM, publié par InterEditions. Le système comprend de façon connue en soi les éléments suivants : un microprocesseur 31, une mémoire RAM 32, une mémoire de programme EPROM 33 qui contient le programme exécutable et des moyens d'entrée/sortie 34. Les connexions de ces divers éléments s'effectuent par deux bus, le bus d'adresses 35 et le bus de données 36. On a coutume de désigner par « bus de contrôle » le bus qui véhicule

K,

5

10

15

20

25

l'ensemble des signaux tels que les signaux d'horloge, les signaux de lecture et d'écriture,....

Selon l'opération exécutée, ces éléments peuvent être en mode réception d'informations ou en mode émission d'informations. Lorsque le microprocesseur lit une instruction dans un octet à une certaine adresse, les huit cellules de la mémoire ROM constituant l'octet correspondant à cette adresse, émettent la valeur inscrite dans les cellules à travers le bus de données qui la transmet au microprocesseur, ce dernier étant en mode réception. Inversement, lorsque le microprocesseur émet une donnée vers la mémoire, le bus de données est alors en mode émission. Le fonctionnement interne du composant est détaillé dans le brevet US 4.382.279 équivalent américain du brevet FR 2 461 301.

Chaque microprocesseur possède un jeu spécifique d'instructions. Le microprocesseur MOTOROLA 6805 traite des données de huit bits en interne. Son bus de données comprend 8 lignes et le code opération de ses instructions est codé sur 8 bits. A titre d'exemple, le jeu d'instructions du microprocesseur M6805 et M1468805 extrait de la documentation « Microcomputer/microprocessor User's manual » est représenté à la figure 2. Une instruction pour ce type de microprocesseur est codée sur 8 bits, donc il existe 256 codes différents mais ceux-ci ne sont pas tous exécutables par le microprocesseur. Certains codes ne sont pas implémentés et correspondent à des trous dans le tableau de la figure 2, par exemple les codes : 90H, 31H, 41H, 51H, 61H, 71H, 91H, 23H, 24H, 25H, 26H, 27H, 28H, 29H, 93H, 94H, etc... Si le microprocesseur lit un code opération non implémenté, son exécution n'est pas garantie. Ainsi, le microprocesseur peut passer à l'instruction suivante sans rien faire d'autre.

1,

5

10

15

20

25

30

Comme on le constate sur la figure 2, le code "00" du jeu d'instructions du microprocesseur MOTOROLA 6805 correspond à l'instruction « BRSETO » et le code "FF", à l'instruction « STX » en indexé. L'instruction « BRSET0 » occupe trois octets dans la mémoire de programme et s'exécute en dix cycles d'horloge, celui de l'instruction « STX » occupe un octet et s'exécute en cinq cycles d'horloge. Le microprocesseur possède un compteur ordinal contenant l'adresse de l'instruction dans la mémoire de programme qui est en cours d'exécution. Comme il a été dit en préambule, si un fraudeur envoie un rayonnement sur le bus, l'une ou l'autre de ces instructions sera exécutée à la place de celle effectivement lue dans la mémoire de programme. Dans le cas de l'instruction « BRSETO », après son exécution, le compteur ordinal du microprocesseur est augmenté de trois unités et pointe donc trois octets plus loin dans la mémoire de programme. Pour l'instruction « STX », le compteur ordinal est augmenté d'une unité. En émettant le rayonnement pendant les dix coups d'horloge nécessaires à l'exécution du BRSETO, le microprocesseur va lire trois octets à «00», et traduire cela par « test si le bit 0 de l'octet 00 est à 1 et saut si c'est le cas ». A cause du rayonnement, la valeur 00 de l'octet à l'adresse 00 est lue, donc le saut ne va pas s'effectuer et le programme continue à l'instruction suivante. Ainsi, en soumettant le circuit à un rayonnement pendant un certain nombre de tops d'horloge, un fraudeur peut faire avancer artificiellement le compteur ordinal par sauts successifs de trois octets et empêcher l'exécution d'une séquence inscrite en mémoire de programme. Pour un microprocesseur de la famille 8051, fabriqué par la société INTEL et de nombreuses autres sociétés, le code opération dont la valeur binaire est 00 correspond à l'instruction NOP qui signifie « no operation ». Cette instruction n'utilise qu'un seul octet. Dans ce cas, le fraudeur peut faire avancer artificiellement le compteur ordinal octet par octet.

Une première solution consiste à interrompre le fonctionnement normal du microprocesseur lors d'une lecture d'instruction dont le code est « 00 » ou

rţ.

5

10

15

20

25

30

« FF ». Le module devient muet, seule une mise hors tension suivie d'une mise sous tension du module peut faire repartir le microprocesseur. La figure 3 montre le jeu modifié d'instructions selon l'invention. La nouvelle instruction correspondant à « 00 » ou « FF » est appelée « FRAUDE » ou FRD en abrégé. Par rapport au jeu d'instructions normal décrit sur la figure 2, des colonnes ont été inversées de telle sorte que les codes « 00 » et « FF » ne correspondent plus à des instructions exécutables. La colonne numéro « 0 » qui contenait l'instruction « BRSETO » est transférée à la colonne 2, la colonne numéro « F » qui contenait l'instruction « STX » est transférée à la colonne A. Le transfert des colonnes est fait en modifiant le masque du circuit, dans l'élément qui décode les quatre bits de poids forts du code opération des instructions. On aurait aussi pu modifier le décodage des quatre bits de poids faible du code opération, mais ce n'était pas nécessaire pour ce modèle de microprocesseur.

Le programme ne contient pas d'instruction « FRAUDE ». Le programmeur qui écrit un programme d'application, prend soin de ne pas implémenter de telles instructions dans son programme.

Comme le montre la figure 3, la solution peut être généralisée à tous les codes opérations qui ne correspondent pas à une instruction reconnaissable par le microprocesseur. Ainsi, la nouvelle instruction « FRAUDE » est affectée à tous les codes non utilisés tels que : 01H, 02H, 03H, 04H, 05H, 06H, 0EH, 12H, 14H, 15H, 16H, 17H, 18H, 19H, 1AH, ...etc jusqu'à FFH, en tout 47 codes opération différents qui exécutent tous la même instruction « FRAUDE ».

Selon une variante, cette interruption déclenche une instruction microprogrammée dans le microprocesseur. Ce type d'instruction exécute une opération non réversible du type écriture d'un code en mémoire non volatile. Lors d'une prochaine mise sous tension, le circuit de gestion de la remise à zéro teste la valeur de ce code en mémoire non volatile et bloque le fonctionnement du microprocesseur. L'instruction microprogrammée déclenche

1,

5

10

15

20

25

30

une opération de blocage définitif du circuit. Les instructions microprogrammées ont l'avantage d'être résidentes dans le coeur du microprocesseur et donc, leur exécution ne peut être ni interrompue, ni altérée par un rayonnement agissant sur le bus. Il n'est donc pas possible de détecter l'exécution d'une instruction microprogrammée de blocage.

Une seconde solution permettant de détecter la perturbation d'une donnée sur un bus est d'implémenter un contrôle d'intégrité d'un bout à l'autre des bus. La figure 4 montre le schéma électronique avec son contrôleur d'intégrité de bus.

On rajoute aux huit lignes du bus de données 1 une neuvième ligne, notée PARITE 2 dont l'état logique correspond à la valeur de la parité calculée à partir des huit informations binaires présentes sur le bus de données. On a dit précédemment que les codes opération des diverses instructions d'un programme sont lus à partir de la mémoire ROM 3 ou de la mémoire programmable non volatile 4, EEPROM par exemple. Le signal de sortie d'une cellule de mémoire, dont la valeur représente la donnée binaire mémorisée par cette cellule, est trop faible pour atteindre le microprocesseur via le bus de donnée. Pour que ces signaux parviennent au microprocesseur, des circuits amplificateurs 5 et 6 sont installés juste après les cellules des mémoires EEPROM et ROM et avant le bus. Ces deux circuits ont une entrée de contrôle E qui permet d'activer leur sortie. Si le signal E a un niveau « 1 », les huit sorties ne sont pas actives. Elles sont dans un état haute impédance. La mémoire EEPROM étant accessible en écriture et en lecture, le cicuit amplificateur 5 est bidirectionnel. Le sens de transfert des données est contrôlé par le microprocesseur par la ligne de contrôle READ/WRITE 18).

Les moyens de contrôle de l'intégrité de la donnée lue des cellules mémoires comprennent des générateurs de parité 7, 8 et 11, un comparateur 12 et une entrée d'interruption non masquable appelée « NMI » reliée au

microprocesseur. Les générateurs de parité 7, 8 et 11 calculent la valeur de la parité de la donnée présente sur huit entrées. A titre d'exemple, le circuit 74HC280 fabriqué par National Semiconductor est un générateur de parité disponible sous la forme d'un circuit intégré. Sa structure est parfaitement intégrable au sein du circuit monolithique. Les générateurs de parité possèdent également une ligne de sortie Q dont l'état représente la valeur de la parité de la donnée appliquée sur les huit entrées et une ligne de contrôle E qui active la sortie Q lorsqu'on lui applique 0 volt. Dans ce cas, la ligne de sortie Q est à 0 volt si le nombre d'entrée à +Vcc est pair, soit à +Vcc si le nombre d'entrée à +Vcc est impair. Lorsque l'on applique +Vcc à l'entrée E, la ligne de sortie Q est dans un état haute impédance. Le générateur de parité 7 calcule la parité de la donnée sélectionnée dans la mémoire EEPROM, le générateur de parité 8 calcule la parité de la donnée sélectionnée dans la mémoire ROM et le générateur de parité 11 calcule celle présente dans le microprocesseur.

¢

Le microprocesseur 9 possède aussi un circuit amplificateur 10 pour assurer la compatibilité des signaux transitant sur les bus de données, d'adresse et de contrôle. Ce circuit amplificateur relié au bus de données 10 est bidirectionnel ; d'un côté, il amplifie les signaux de données que le microprocesseur envoie aux mémoires et aux périphériques, de l'autre côté il amplifie les signaux reçus par ces mêmes mémoires et périphériques afin que ces signaux soient traités correctement par les circuits internes du microprocesseur. La plupart des microprocesseurs ont un dispositif de prélecture (« fetch » en anglais) qui permet dans le même cycle d'horloge d'exécuter une instruction et de lire le code opération de l'instruction suivante.

Le microprocesseur 9 contrôle le bus d'adresses, la valeur appliquée sur ce bus détermine quel type de périphérique est sélecté. Pour diminuer le nombre de lignes de sélection, un décodeur d'adresse 13 reçoit en entrée le bus d'adresses et sélectionne les différents périphériques et mémoires par des lignes spécialisées : la ligne appelée « EEPROM » sélectionne la mémoire

EEPROM et, la ligne « ROM », la mémoire ROM. Chacune de ces deux lignes est reliée à la mémoire et au générateur de parité correspondant.

Les lignes EEPROM et ROM sont actives à l'état 0. La sortie de la porte ET 14 génère un signal de sélection commune des deux mémoires, si une des deux lignes EEPROM ou ROM est à « 0 », la ligne 15 est aussi à « 0 ». La ligne 15 est reliée à l'entrée E du générateur de parité 11 qui, de ce fait, est actif en même temps que l'un ou l'autre des générateurs de parité 7 ou 8. Si aucune mémoire n'est sélectée, les lignes 2 et 16 de sortie des générateurs sont à l'état haute impédance. Les lignes 2 et 16 de sortie des générateurs sont reliées respectivement à chacune des deux entrées du comparateur 12. La sortie Q du comparateur est reliée à une entrée d'interruption du microprocesseur (notée « NMI » sur la figure 4).

5

10

15

20

25

30

En utilisation, le microprocesseur lit un code opération représentatif d'une instruction dans la mémoire ROM. Il applique l'adresse du code sur le bus d'adresses ce qui rend actifs la ligne ROM et par voie de conséquence, les amplificateurs 6 et les générateurs de parité 8 et 11. Les amplificateurs envoient la donnée lue dans la mémoire ROM sur le bus de données, et le générateur de parité calcule la valeur de la parité de ladite donnée puis, envoie la valeur au comparateur 12 par la ligne PARITE 2. Le microprocesseur lit la donnée à travers les amplificateurs bidirectionnels 10. Le générateur de parité 11, activé par la ligne 15, calcule la valeur de la parité de la donnée lue par le microprocesseur et, l'envoie au comparateur par la ligne 16. Le comparateur 12 compare les deux valeurs : si elles sont égales, la sortie est au niveau « 1 », en cas de différence, la sortie est à « 0 ». Dans ce dernier cas, la donnée a subi une altération due très probablement à l'émission frauduleuse d'un rayonnement. La sortie du comparateur est reliée par la ligne 17 à l'entrée « NMI » du microprocesseur. Un niveau « 0 » déclenche une interruption non masquable qui provoque un déroutement du programme en cours vers une routine d'interruption. L'activation du comparateur peut être effectuée lors de la

phase de pré-lecture; ainsi, la génération d'interruption est parfaitement synchronisée avec l'horloge de séquencement du microprocesseur.

L'opération est identique lorsque le microprocesseur effectue une lecture de la mémoire EEPROM.

5

10

15

20

25

30

Dans un mode simplifié de l'invention, l'entrée « NMI » peut être assimilée à l'entrée RESET du microprocesseur. Lorsque l'entrée redevient inactive, le microprocesseur est débloqué et commence son programme de la même façon qu'une remise sous tension. Ainsi, une intervention extérieure ne peut contrôler le microprocesseur qui, tant qu'il est soumis à ce rayonnement, est bloqué.

Par rapport à la première solution qui vise à vérifier qu'un code opération est correctement lu, cette seconde solution offre l'avantage de contrôler tout type de donnée: des codes opérations ou des données. Des générateurs de parité peuvent également être installés sur le bus d'adresses de la même façon que pour le bus de données. Cette seconde solution offre donc aussi l'avantage de contrôler les signaux du bus d'adresses.

Dans une variante, un niveau « 0 » sur l'entrée « NMI » provoque l'exécution d'un microprogramme. Pour éviter les phénomènes transitoires, la reconnaissance du niveau du signal sur l'entrée « NMI » s'effectue lors d'une transition de l'horloge du microprocesseur, transition au cours de laquelle les données analysées par le comparateur de signaux de parité sont valides. Un programme classique de gestion d'interruption écrit dans la mémoire ROM aurait son exécution perturbée par le fraudeur. Par contre, selon l'invention, un microprogramme est résident dans le microprocesseur ; il ne fait pas appel à la lecture de données sur le bus ; son exécution ne peut donc être perturbée par un rayonnement agissant sur le bus. Le microprogramme, déclenché par l'application d'un niveau « 0 » sur l'entrée « NMI », effectue deux actions : la première est l'écriture d'un drapeau appelé « BLOQUE » dans la mémoire non volatile programmable, et la seconde est une remise à zéro du

microprocesseur. L'écriture du drapeau BLOQUE est irréversible :, l'état de ce drapeau ne peut plus être modifié ni par le microprocesseur, ni par un moyen extérieur. Un circuit d'initialisation, activé lors des mises sous tension du module de sécurité, teste l'état du drapeau BLOQUE et bloque le microprocesseur dans un état de RESET permanent si le drapeau est écrit. Avantageusement, ce drapeau peut être réalisé par un fusible dont la fusion rend inutilisable le microprocesseur.

Si un fraudeur impose un niveau « 0 » à toutes les lignes du bus, y compris la ligne PARITE, le comparateur 12 ne détecte pas d'erreur. En effet, le nombre de lignes à « 0 » étant pair, le signal de parité doit être à « 0 » or, c'est justement à ce niveau que la ligne PARITE est forcée. Pour éviter cela et selon une variante de la seconde solution, on utilise le fait que les générateurs de parité ont généralement deux sorties, une pour générer une parité de type paire. l'autre pour générer une parité de type impaire.

La figure 5 montre le schéma électronique des modifications à apporter à la figure 4 pour intégrer dans le circuit monolithique des circuits générateurs de parité programmable. Les éléments communs à la figure 4 et à la figure 5 portent les mêmes références.

Les générateurs de parité 7a, 8a et 11a possèdent deux sorties : l'une notée Qp est la sortie du signal de parité paire, et l'autre Qi est la sortie du signal de parité impaire. Lorsque le nombre de lignes d'entrée à « 1 » est pair alors Qp est à « 1 » et Qi est à « 0 », lorsque le nombre de lignes d'entrée à « 1 » est impair alors Qi est à « 1 » et Qp est à « 0 »,. Les montages 20 et 21 constitués chacun de deux portes ET, d'une porte OU et d'une porte inverseuse constituent des multiplexeurs. Les deux entrées des multiplexeurs sont respectivement connectées aux deux sorties Qi et Qp des générateurs de parité. Une ligne de contrôle notée 23 sélectionne l'entrée. Si la ligne 23 est à « 0 ». les sorties des portes 20c et 21c sont à « 0 » et, à l'aide des portes

inverseuses 20b et 20c, les sorties des portes 20a et 21a ainsi que celles des portes 20d et 21d, reproduisent les niveaux logiques des sorties Qi des générateurs de parité 7a, 11a. Dans ce cas, les sorties Qi sont sélectionnées et les données présentes sur les sorties Qi sont envoyées au comparateur 12. Ce sont les signaux de parité impaire qui sont comparés. Si la ligne 23 est à « 1 », à l'aide des portes inverseuses 20b et 20c, les sorties des portes 20a et 21a sont à « 0 », les sorties des portes 20c et 21c, ainsi que celles des portes 20d et 21d, reproduisent les niveaux logiques des sorties Qp des générateurs de parité 7a et 11a. Dans ce dernier cas, les sorties Qp sont sélectionnées et les données présentes sur les sorties Qp sont envoyées au comparateur 12). Ce sont les signaux de parité paire qui sont comparés.

5

10

15

20

25

Les signaux de la ligne 23 sont envoyés par un générateur de signaux aléatoires 22). Ce générateur est un circuit électronique qui reçoit sur une ligne d'entrée l'horloge du microprocesseur et qui délivre un signal « 0 » et « 1 » de facon aléatoire dans le temps. De manière simplifiée, le générateur de signaux aléatoires peut être un compteur dont la sortie change d'état à chaque intervalle de temps déterminé. Le générateur de signaux aléatoires 22, le multiplexeur 21 et le comparateur 12 sont situés le plus près possible du microprocesseur, et de préférence intégrés à celui-ci. Ainsi, ils sont peu perturbés par un fraudeur émettant un rayonnement sur le bus. Des montages plus compliqués faisant appel à un oscillateur interne au générateur de signaux aléatoires peuvent être installés. Le but de ce générateur est d'émettre un signal logique sur une ligne dont l'état change assez souvent, de l'ordre de 100 à 10000 fois par seconde. Il est important de synchroniser les changements d'état de la ligne avec l'horloge du microprocesseur, ceci pour éviter de prendre en compte la ligne « NMI » au moment précis où le signal de la ligne 23 change, sinon il pourrait se produire des interférences dues aux différences de propagation des signaux.

En utilisation, Le fraudeur soumet le bus de données à un rayonnement qui force les bits de données et de parité à « 1 » ou à « 0 ». Selon la valeur binaire, la valeur de parité calculée à partir des bits de données forcées par le rayonnement peut être égale à la valeur forcée par le rayonnement donc, étant égale, on ne détecte pas d'erreur. En changeant souvent le type de parité grace au générateur de signaux aléatoires, on détecte à coup sûr la présence du rayonnement.

Lorsque le générateur de signaux aléatoires 22 émet un niveau « 0 », les signaux émis par les sorties Qi des générateurs de parité 7a et 11a sont sélectionnés et donc, on compare les signaux de parité de type impaire. Lorsque le générateur de signaux aléatoires 22 émet un niveau « 1 », les signaux émis par les sorties Qp des générateurs de parité7a et 11a sont sélectionnés et donc, les signaux de parité de type paire sont comparés.

Distinguons tout d'abord le cas où le bus est soumis à un rayonnement forçant les lignes du bus de données et de parité 2a à « 1 ». Lorsque le générateur de signaux aléatoires 22 envoie un signal « 0 », la sortie Qi du générateur de parité 11 est sélectionné, son niveau égal à « 0 » est différent de celui de la ligne de parité 2a qui est forcée à « 1 ». Le comparateur détecte donc bien ce type de rayonnement en déclenchant une interruption. Passons au deuxième cas où le bus est soumis à un rayonnement forçant les lignes du bus de données et de parité 2a à « 0 ». Lorsque le générateur de signaux aléatoires 2a2 envoie un signal « 1 », la sortie Qp du générateur de parité 11 est sélectionné, son niveau égal à « 1 » est différent de celui de la ligne de parité 2a qui est forcée à « 0 ». Dans ce cas également, le comparateur détecte le rayonnement et le signale au microprocesseur par une interruption.

Par cette variante, on ajoute un paramètre qui rend plus imprévisible encore le comportement du circuit pour un fraudeur, car ce paramètre augmente la difficulté de contrôler l'état des lignes de bus par l'extérieur sans que le circuit le détecte.

Une troisième solution pour détecter une altération de l'exécution d'un programme est d'implémenter des routines de modification de drapeaux de place en place au sein d'un programme à protéger, et de vérifier avant d'entreprendre une opération sur des données sensibles que tous les drapeaux ont été modifiés.

La figure 6 montre une partie de la mémoire contenant un programme implémenté à l'adresse 0800 hexadécimal. Cette mémoire peut être de la ROM ou de l'EEPROM, mais tout autre type de mémoire non volatile capable d'exécuter des instructions convient. Tous les drapeaux sont représentés par des bits et regroupés en mémoire dans un indicateur. Dans l'exemple décrit, cet indicateur est un octet de la mémoire RAM appelé DRAPEAU. Un certain nombre de bits composant cet octet sont utilisés pour marquer le passage à certaines étapes du programme qui mènent à une opération sur des données sensibles.

A l'adresse 800 (étape 1), l'octet DRAPEAU est mis à jour à la valeur binaire « 0000 0001 », le premier bit à « 1 » indiquant que l'étape 1 a été exécutée. A l'adresse 880H (étape 2), l'octet DRAPEAU est lu et modifié par l'exécution d'un OU logique (instruction ORA en MOTOROLA 6805) entre son contenu actuel et la valeur binaire « 0000 0010 » : le résultat de l'opération OU est écrit dans l'octet DRAPEAU. A l'adresse 8A0H (étape 3), l'octet DRAPEAU est lu et modifié par l'exécution d'un OU logique entre son contenu et la valeur binaire « 0000 0100 » : le résultat de l'opération OU est écrit dans l'octet DRAPEAU. Enfin, à l'adresse 900H (étape 4), la partie sécurisée du programme se termine : l'octet DRAPEAU est lu et contrôlé : si sa valeur est différente de la valeur binaire « 0000 0111 », le programme saute vers une routine de gestion de la fraude.

En utilisation, le programme à sécuriser commence à l'adresse 0800H. La première étape (étape 1) consiste à mettre à jour l'octet DRAPEAU en mettant à « 1 » le premier bit de l'octet DRAPEAU. Puis le programme continue en séquence jusqu'à une seconde étape dite de modification (étape 2) dans laquelle on positionne le second bit de l'octet DRAPEAU indiquant ainsi que l'étape 2 a été exécutée. Par voie de conséquence, on peut supposer que toutes les instructions du programme entre l'étape 1 et l'étape 2 ont été exécutées. Puis le programme continue en séquence jusqu'à l'étape de modification 3 où là, le troisième bit de DRAPEAU est mis à « 1 ». Enfin, le programme à sécuriser se termine par une routine de test de l'octet DRAPEAU (étape 4) : elle consiste à vérifier l'exécution des étapes 1,2 et 3. Si la valeur est différente de « 0000 0111 », un déroutement du programme est intervenu, ce qui révèle un fonctionnement anormal résultant très probablement d'une tentative de fraude. Dans ce cas, le programme interrompt son fonctionnement normal pour sauter vers la routine de gestion de la fraude. Un fraudeur ne connaissant pas les emplacements du programme où sont implémentées les routines de modification de l'octet DRAPEAU, il ne sait pas à quel moment elles s'exécutent et donc, en perturbant les valeurs du bus de données, il y a une forte probabilité pour qu'il réussisse à supprimer l'exécution d'au moins une des étapes 1,2 ou 3, et donc l'octet DRAPEAU n'aura pas la valeur finale attendue.

De façon simplifiée, la routine de gestion de la fraude peut consister en une remise à zéro du microprocesseur (RESET). Une amélioration consiste à utiliser pour l'étape 4 une instruction microprogrammée de telle sorte qu'un fraudeur ne pourrait perturber son déroulement en empêchant l'exécution de certaines instructions et en en autorisant d'autres. Cette instruction a la structure suivante « Code opération, Adresse à lire, Valeur à comparer » : elle exécute séquentiellement les fonctions suivantes :

• lecture de l'octet « Adresse »

10

15

20

25

- 2 comparaison de la valeur de l'octet lue avec « Valeur »
- si égal alors saut à l'instruction suivante
  - sinon @ écriture du drapeau BLOQUE en mémoire non volatile
    - 6 RESET du microprocesseur

5

10

15

20

Bien évidemment, en augmentant le nombre de drapeaux et donc le nombre d'étapes de mise à jour de l'indicateur, on augmente les moments de détection des perturbations extérieures. L'indicateur DRAPEAU doit alors être représenté par plusieurs octets. Mais, les étapes de mise à jour de l'indicateur occupent de la place mémoire inutile pour le programme d'application, tant au niveau du programme qu'au niveau de la mémoire RAM. Il faut donc optimiser le nombre d'étapes. Par exemple, pour un programme à sécuriser de 1000 octets, un bon compromis serait d'installer 32 étapes de modification de l'indicateur. Ces 32 étapes et la routine de test final occupent 162 octets de mémoire de programme et 4 octets en RAM. Selon la complexité du programme, qui peut comporter des sauts et ne pas effectuer toutes les étapes de modification, le test de l'octet DRAPEAU peut ne prendre en compte qu'un nombre limité de bits. Si le programme à sécuriser se termine à des endroits différents, on peut installer dans le programme plusieurs routines de test qui prennent en compte des valeurs différentes de l'octet DRAPEAU.

Cette solution comporte l'avantage d'être facilement utilisable sur un composant classique car elle n'implique pas de modifier la partie matérielle du composant.

25

30

Un perfectionnement de l'invention consiste à implémenter dans le programme des instructions d'effacement de l'octet DRAPEAU à des emplacements qui ne sont normalement jamais atteints lors de l'exécution du programme. Ainsi, une perturbation frauduleuse de l'exécution du programme peut provoquer l'exécution d'une de ces instructions qui, en mettant à 00 l'octet DRAPEAU, entraîne l'exécution de la routine de gestion de la fraude.

La figure 7 montre l'aspect de la mémoire de programme selon le perfectionnement. A l'adresse 0890H (étape 2bis), le programme exécute une instruction de saut inconditionnel. L'instruction à l'adresse suivante n'est donc jamais exécutée, sauf si une autre instruction de saut la spécifie comme destination. Le programmeur écrit une instruction d'effacement de l'octet DRAPEAU juste après l'instruction de saut inconditionnel, et prend bien soin de ne jamais la spécifier comme destination dans son programme. Si un fraudeur perturbe le bus de données, il y a un certain niveau de probabilité pour que l'instruction de saut inconditionnel ne soit pas exécutée et que cette instruction d'effacement le soit. Cette instruction met à « 0 » tous les bits de l'octet DRAPEAU. Lors du test final à l'étape 5, les bits 1 et 2 de DRAPEAU sont à « 0 » et donc la valeur lue n'est pas celle attendue. Le programme interrompt donc son fonctionnement normal pour sauter vers la routine de gestion de la fraude.

Le programme illustré par la figure 7 montre deux étapes d'effacement de l'octet DRAPEAU (étape 2 bis et 3 bis). L'instruction d'effacement n'occupe que deux octets en mémoire de programme, contre quatre octets pour les étapes de mise à jour de l'indicateur, ce qui, à performance égale, fait gagner de la place. Un programme optimal utilise assez peu d'instructions de saut inconditionnel. Il est donc possible de mettre systématiquement une instruction d'effacement après un saut inconditionnel.

## REVENDICATIONS

- 1. Procédé de sécurisation du traitement d'une information sensible dans un module de sécurité de structure monolithique, le module comportant des moyens de traitement de l'information (31) et des moyens de mémorisation (32,33) d'informations susceptibles d'être traitées par lesdits moyens de traitement, caractérisé en ce qu'il comprend les étapes suivantes :
- sélectionner une information sensible dans les moyens de 10 mémorisation ;
  - déterminer une condition particulière d'intégrité de la dite information ;
  - lire l'information et la transmettre aux moyens de traitement ;

15

20

- contrôler lors du traitement de l'information que la condition particulière est satisfaite ;
- bloquer le traitement de l'information au cas où la condition particulière n'est pas satisfaite.
- 2. Procédé selon la revendication 1, dans lequel l'information est un code opération lu dans les moyens de mémorisation (32,33), l'ensemble des codes opérations étant contenu dans une table ayant un contenu déterminé lors de la fabrication du module de sécurité, et la condition particulière d'intégrité est le fait que la valeur de l'information est égale à l'une de plusieurs valeurs fixes.
- Procédé selon la revendication 2, dans lequel le code opération à traiter
   est codé sous forme de bits de données et lesdits bits n'ont pas tous la même valeur binaire.
  - 4. Procédé selon la revendication 1, dans lequel la condition particulière d'intégrité consiste à contrôler une donnée d'intégrité calculée en utilisant l'information lue dans les moyens de mémorisation (32,33), la donnée d'intégrité étant calculée lors de la lecture de l'information et étant transmise

aux moyens de traitement, les moyens de traitement calculant une autre donnée d'intégrité à partir des informations reçues et contrôlant l'égalité entre les deux données d'intégrité.

- 5 5. Procédé selon la revendication 4, dans lequel les données d'intégrité sont calculées à partir d'au moins une donnée de calcul dont la valeur varie en fonction du temps.
- 6. Procédé selon la revendication 4, dans lequel les données d'intégrité sont calculées à partir d'au moins une donnée de calcul dont la valeur varie de façon aléatoire.
  - 7. Procédé selon la revendication 1, dans lequel le blocage du traitement de l'information est réalisé par une instruction microprogrammée.
  - 8. Procédé selon la revendication 7, dans lequel l'instruction microprogrammée réalise les étapes suivantes :
  - écrire une donnée de blocage dans un emplacement non volatile des movens de mémorisation (32,33);
    - bloquer le traitement de l'information.

15

20

25

- 9. Procédé selon la revendication 8, dans lequel, à la mise sous tension du module, un emplacement non volatile des moyens de mémorisation (32,33) est lu par les moyens de traitement (31), et le module est bloqué si une valeur lue à cet emplacement n'est pas conforme.
- 10. Module de sécurité constitué d'un circuit électronique de structure monolithique et comportant des moyens de traitement de l'information (31) et des moyens de mémorisation (32,33), les moyens de traitement sélectionnant des informations extraites des moyens de mémorisation afin de les traiter ;

caractérisé en ce que les moyens de traitement comportent des moyens de contrôle d'une condition particulière d'intégrité d'une information sensible, et des moyens de blocage du traitement de l'information, lesdits moyens de blocage étant activés lorsque les moyens de contrôle ont détecté que la condition particulière n'est pas satisfaite.

5

10

15

20

25

- 11. Module de sécurité selon la revendication 10, dans lequel les moyens de traitement (31) exécutent des instructions correspondant à des codes opérations extraits d'une table, caractérisé en ce que la table comprend une valeur d'instruction interdite.
- 12. Module de sécurité selon la revendication 11, dans lequel le code opération à traiter est codé sous forme de bits de données, le module de sécurité comprenant un moyen de lecture des valeurs de tous les bits et un moyen de blocage activé lorsque les valeurs des bits sont toutes identiques.
- 13. Module de sécurité selon la revendication 10, dans lequel les moyens de traitement (31) exécutent des instructions correspondant à des codes opérations extraits d'une table, le module de sécurité comportant un moyen de lecture d'un code opération et un moyen de blocage activé lors de la lecture d'un code opération interdit.
- 14. Module de sécurité selon la revendication 13, dans lequel le moyen de blocage comprend un moyen d'écriture irréversible d'un indicateur dans les moyens de mémorisation (32,33), et un moyen de lecture dudit indicateur lors de la mise sous tension ultérieure du module.
- 15. Module de sécurité selon la revendication 10, comportant des générateurs de parité (7,8) coopérant avec les moyens de mémorisation, des générateurs de parité (11) coopérant avec le moyen de traitement et un

comparateur relié à chacun des générateurs de parité et apte à provoquer une interruption au sein des moyens de traitement.

- 16. Module de sécurité selon la revendication 15, dans lequel les générateurs de parité (7,8) ont un fonctionnement qui varie en fonction du temps.
  - 17. Module de sécurité selon la revendication 15, dans lequel les générateurs de parité (7,8) ont un fonctionnement qui varie aléatoirement.
  - 18. Module de sécurité selon la revendication 14, caractérisé en ce que l'écriture irréversible de l'indicateur dans les moyens de mémorisation (32,33) est réalisée en exécutant une instruction microprogrammée.

10

19. Module de sécurité selon la revendication 10, caractérisé en ce que le module de sécurité est une carte à microcircuit.

#### ABREGE

Procédé de sécurisation du traitement d'une information sensible dans un module de sécurité monolithique, et module de sécurité associé

5

10

20

L'invention concerne un procédé de sécurisation du traitement d'une information sensible dans un module de sécurité de structure monolithique, le module comportant des moyens de traitement de l'information (9) et des moyens de mémorisation (3,4) d'informations susceptibles d'être traitées par lesdits moyens de traitement, caractérisé en ce qu'il comprend les étapes suivantes :

- sélectionner une information sensible dans les moyens de mémorisation ;
- déterminer (7) une condition particulière d'intégrité de la dite information ;
  - lire l'information et la transmettre (1) aux moyens de traitement ;
  - contrôler (11) lors du traitement de l'information que la condition particulière est satisfaite ;
  - bloquer le traitement de l'information au cas où la condition particulière n'est pas satisfaite.

L'invention concerne aussi le module de sécurité associé.

# Figure 4





Fig. 1

				<del></del>			<del></del>		<del></del>							
1111	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	rox	STX
1110	SUB	СМР	SBC	СРХ	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	XQT	STX
1101	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	KOJ	STX
1100	SUB	CMP	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	rox	STX
1011	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	rox	STX
1010	SUB	СМР	SBC	CPX	AND	BIT	LDA		EOR	ADC	ORA	ADD		BSR	TDX	
1001								TAX	CLC	SEC	CEI	SEI	RSP	NOP		Σ. Σ
1000	RTI	RTS		SWI												WAIT
0111	NEG			COM	LSR		ROR	ASR	LSL	<u>8</u>	DEC		S E	TST		CLR
0110	NEG			COM	LSR		ROR	ASR	ารา	ROL	DEC		NC INC	TST		CLR
0101	NEG			COM	LSR		ROR	ASR	rsr	ROL TO	DEC	:	NC NC	TST		CLR
0100	NEG			MOO	LSR		ROR	ASR	181	ROL	DEC		S N	TST		CLR
1100	NEG			COM	LSR		ROR	ASR	181	ROL	DEC		NC INC	TST		CLR
0010	BRA	BRN	ᠴ	BLS	BCC	BCS	BNE	BEQ	ВНСС	BHCS	BPL	BMI	BMC	BMS	BIL	BH
1000	BSET0	BSET1	BSET2	BSET3	BSET4	BSET5	BSET6	BSET7	BCLR0	BCLR1	BCLR2	BCLR3	BCLR4		BCLR6	BCL.R.7
0000	BRSET0	BRSET1	BRSET2	BRSET3	BRSET4	BRSET5	BRSET6	BRSET7	BRCLR0	BRCLR1	BRCLR2	<b>BRCLR3</b>	BRCLR4	<b>BRCLR5</b>	BRCLR6	BRCLR7
\Poids faibles	0000 0	1 0001	2 0010	3 0011	4 0101	5 0101	6 0110	7 0111	8 1000	9 1001	A 1010	B 1011	1100	D 1101	E 1110	F 1111
	0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1110 1101 1110	Poids faibles         0000         0001         0010         0101         0101         0111         1000         1001         1011         1100         1101         1101         1110           0000         BRSET0         BRA         NEG         NEG         NEG         NEG         RTI         SUB         SUB         SUB         SUB         SUB         SUB	Poids faibles         0000         0001         0010         0101         0110         0111         1000         1011         1100         1101         1110         1110           0000         BRSET0         BRSET1         BRA         NEG         NEG         NEG         RTI         SUB         SUB         SUB         SUB         SUB           0001         BRSET1         BRA         IN         RTS         RTS         CMP         CMP         CMP         CMP         CMP         CMP	Poids faibles         0000         0001         0011         0100         0111         1000         1011         1010         1110	Poids faibles         0000         0001         0010         0110         0110         0111         1000         1011         1100         1110         1110           0000         BRSET0         BRSET1         BRSET1         BRS         NEG         NEG         NEG         NEG         RTI         NB         SUB         SUB	Poids faibles         0000         0001         0010         0110         0110         0111         1000         1011         1100         1110         1110           0000         BRSET0         BRSET1         BRSET1         BRSET1         BRSET1         BRN         NEG         NEG         NEG         RTS         CMP         CMP	Poids faibles         0000         0001         0010         0110         0110         0111         1000         1011         1100         1110         1110           0000         BRSET0         BSET1         BRA         NEG         NEG         NEG         RTS         CMP         SUB         SUB	Poids faibles         0000         0001         0011         0101         0110         0111         1000         1011         1100         1110         1110           0000         BRSET         BSET         BRA         NEG         NEG         NEG         RTS         NB         SUB         SUB <td>Poids faibles         0000         0001         0010         0101         0110         0111         1000         1011         1100         1110         1110           0000         BRSET0         BRSET1         BRRST1         BRRST1         BRRST1         BRRST1         BRRST2         BRRST2         BRRST2         BRRST2         BRRST3         BRRST</td> <td>Poids faibles         0000         0001         0010         0110         0110         0111         1000         1011         1101</td> <td>Poids faibles         0000         0001         0010         0101         0110         0111         1000         1001         1010         1111         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110</td> <td>Poids faibles         0000         0001         0011         0101         0110         0111         1000         1001         1010         1110         1000         1011         1000         1011         1000         1011         1010         1110         1100         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1111         1110         1111         1110         1111         1110         1111         1110         1111         1111         1110         1111</td> <td>Poids faibles         6000         0001         0010         0101         0110         0111         1000         1001         1010         1110         1110         1110           00001         BRSET0         BRSET0         BRSET1         BRNA         MEG         NEG         NEG         REG         RTS         CMP         CMP</td> <td>Poids faibles         6000         6001         6011         6101         6101         6111         6000         1011         1101</td> <td>Poids faibles         6000         6001         6010         6010         6101         6110         6111         6000         1001         1110         1111         1110         1110         1110         1110         1110         1110         1110         1111         1110         1110         1110         1111         1110         1111         1110         1111         1111         1111         1111         1111</td> <td>Pooles faibles         6000         001         0101         0110</td>	Poids faibles         0000         0001         0010         0101         0110         0111         1000         1011         1100         1110         1110           0000         BRSET0         BRSET1         BRRST1         BRRST1         BRRST1         BRRST1         BRRST2         BRRST2         BRRST2         BRRST2         BRRST3         BRRST	Poids faibles         0000         0001         0010         0110         0110         0111         1000         1011         1101	Poids faibles         0000         0001         0010         0101         0110         0111         1000         1001         1010         1111         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110	Poids faibles         0000         0001         0011         0101         0110         0111         1000         1001         1010         1110         1000         1011         1000         1011         1000         1011         1010         1110         1100         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1110         1111         1110         1111         1110         1111         1110         1111         1110         1111         1111         1110         1111	Poids faibles         6000         0001         0010         0101         0110         0111         1000         1001         1010         1110         1110         1110           00001         BRSET0         BRSET0         BRSET1         BRNA         MEG         NEG         NEG         REG         RTS         CMP         CMP	Poids faibles         6000         6001         6011         6101         6101         6111         6000         1011         1101	Poids faibles         6000         6001         6010         6010         6101         6110         6111         6000         1001         1110         1111         1110         1110         1110         1110         1110         1110         1110         1111         1110         1110         1110         1111         1110         1111         1110         1111         1111         1111         1111         1111	Pooles faibles         6000         001         0101         0110

Fig.2

<u> </u>	1111	SUB	СМР	SBC	CPX	AND	BIT	LDA	FRD	EOR	ADC	ORA	ADD	FRO	BSR	rDX	FRD
u_	1110	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	rox	STX
a	1101	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	rDX	STX
၁	1100	SUB	СМР	SBC	CPX	AND	BIT	LDA	STA .	EOR	ADC	ORA	ADO	JMP	JSR	XOT	STX
8	1011	SUB	CMP	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	KDX	STX
A	1010	SUB	CMP	SBC	CPX	AND	BIT	LDA	STA	EOR	ADC	ORA	ADD	JMP	JSR	XOI	STX
6	1001	NEG	FRD	FRD	СОМ	LSR	FRD	ROR	ASR	LSL	ROL	DEC	FRO	INC	ISI	FRO	CLR
8	1000	NEG	FRD	FRD	СОМ	LSR	FRO	ROR	ASR	181	ROL	DEC	FRD	INC	TST	FRD	CLR
1	0111	NEG	FRD	FRO	МОЭ	LSR	FRD	ROR	ASR	787	ROL	DEC	FRD	INC	TST	FRD	CLR
9	0110	NEG	FRD	FRO	WOO	LSR	FRD	ROR	ASR	ารา	ROL	DEC	FRO	NC	TST	FRD	CLR
2	0101	NEG	FRO	FRÖ	СОМ	LSR	FRO	ROR	ASR	rsr	ROL	DEC	FRO	INC	TST	FRD	CLR
4	0100	BRA	BRN	HH	BLS	ВСС	BCS	BNE	BEQ	внсс	BHCS	BPL	BMI	ВМС	BMS	BIL	BIH.
က	0011	BSET0	BSET1	BSET2	BSET3	BSET4	BSET5	BSET6	BSET7	BCLR0	BCLR1	BCLR2	BCLR3	BCLR4	BCLR5	BCLR6	BCLR7
2	0010	BSET0	BSET1	BSET2	BSET3	BSET4	BSET5	BSET6	BSET7	BCLR0	BCLR1	BCLR2	BCLR3	BCLR4	BCLR5	BCLR6	BCLR7
	0001	RTI	RTS	FRO	SWI	FRO	FRO FRO	FRO	95 6	FRO	FRO	FR0	FRD	FR0	F.R.	F.B	WAIT
0	0000	FRD	FRO	FRO	FRO	FRO	FRO	FRD	TAX	CLC	SEC	77	SEI	RSP	NOP P	FRD	<u>*</u>
\Poids forts 0	Poids faibles	0000 0	1 0001	2 0010	3 0011	4 0101	5 0101	6 0110	7 0111	8 1000	9 1001	A 1010	B 1011	c 1100	D 1101	E 1110	F 1111
Щ.					<u> </u>									<u> </u>			

Fig.3



.




Fig.5




Fig.6




Fig.7

...